

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001101965 A

(43) Date of publication of application: 13.04.01

(51) Int. CI

H01J 1/304 G09F 9/30 H01J 29/04 H01J 29/87 H01J 31/12

(21) Application number: 11278127

(22) Date of filing: 30.09.99

(71) Applicant:

HITACHI LTD

(72) Inventor:

KUSUNOKI TOSHIAKI SUZUKI MUTSUMI SAGAWA MASAKAZU ISHIZAKA AKITOSHI


#### (54) THIN FILM ELECTRON SOURCE AND DISPLAY DEVICE USING IT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a thin film electron source matrix with high electron emission efficiency and easiness in erecting a spacer, and t provide a display device with higher brightness, higher image quality and higher yield.

SOLUTION: Passivation layer 17 is formed of an insulator that has an electron emission portion formed on uppe bus electrodes 15 and 16 and an opening portion forme on contact portion between upper electrodes and uppe bus electrodes.

COPYRIGHT: (C)2001,JPO



9

(19)日本国特許庁 (JP) (12) 於 噩 称 쀟 Þ 勘(A)

(11)特許出願公開番号 特開2001-101965 (P2001 – 101965A)

(43)公開日 平成13年4月13日(2001.4.13)


31/16	21/10	20/97			HO 1 I 1/304	(SI) lat CI 7
			6	a n ⊃		韓別記号
츳	1/30	31/12		H01J 29/04	G09F 9/30	۴I
請求項の数6 OL (全12頁)	দা	C 5C094	50036	5C032	360 5C031	テーマコート (多本)

是共買に扱く			
(74)代理人 100075096 井理士 作田 康夫	(74)代理人		
茨城県日立市大みか町七丁目1番1号 來 式会社日立製作所日立研究所内			
式会社日立製作所日立研究所内 約末 随三	(72)発明者		
	(72) 発明者	3	(ac) Hase
東京都千代田区神田駿河台四丁目 6 番地	(1999. 9. 30)	<b>邓歳11年9月30日(1999.9.30)</b>	(99) HER H
(71) 出觀人 000005108 株式会社日立製作所	(71)出版人	特朗平11-278127	(21)出顧器号

(54) [発明の名称] 薄膜型電子源、およびそれを用いた表示装置

**沛岐電子源マトリクスを得、高輝度、高画質、高歩留ま** (57) 【股愁】 [記録] 電子放出効率の高く、スペーサを立てやすい

部を有する絶縁体からなるパシペーション膜17を形成 出部と、上部危優13と上部バス危機との接触部に開口 りの表示装置を得る。 【解决手段】 上部バス電極15、16上に、電子放



【特許請求の範囲】

部電極と、前記下部電極上に形成される電子放出部の絶 保護絶縁層と、前記電子放出部を被覆する上部電極と、 ることを特徴とする薄膜型電子源。 口部に形成され、かつ前記阴口部の段差で切断されてい パツスーション鉄上、および前記パツスーション版の周 が、前記上部バス電極上に形成され、上部電極膜が前記 触する部分が関口した絶縁体からなるパシベーション以 記電子放出部と、前記上部電優が前記上部バス電優と接 となる上部バス電極を有する薄膜型電子源であって、前 列(または行)方向に設けられ、前記上部電極の給電線 緑層と、前記電子放出部を制限する前記絶縁層より厚い 【請求項1】行(または列)方向に設けられる複数の下

列(または行)方向に設けられた、前記上部電極の給電 保護絶縁層と、前記電子放出部を被覆する上部電極と、 部電極と、前記下部電極上に形成される電子放出部の絶 の一部と前記第2の上部バス危機の一部の両方が僻出す ス電極と接触する部分、および前記第1の上部バス電極 て、前記電子放出部、前記上部電極が前記第2の上部パ 電する第2の上部バス電極を有する薄膜型電子源であっ ス電極、および前記電子放出部を囲み前記上部電極に給 線となるが前記電子放出部とは交差しない第1の上部パ 緑暦と、前記電子放出部を制限する前記絶縁層より厚い が、前記第1および第2の上部バス電極上に形成され、 る部分が開口している絶縁体からなるパシベーション版 差で切断されており、前記第1、第2の上部バス電極が **ベーション版の周口部に形成され、かつ前記周口部の段** 前記明口部で切断された前記上部電極膜で接続されてい 上部電極膜が前記パシペーション膜上、および前記パシ 【請求項2】行(または列)方向に設けられる複数の下 ることを特徴とする薄膜型電子源。

緑暦と、前記電子放出部を制限する前記絶縁層より厚い 部電極と、前記下部電極上に形成される電子放出部の絶 の上部バス電極との接続体を有する薄膜型電子源であっ 第1の上部パス電極、第2の上部パス電極の構成材料の み前記上部電極に給電する第2の上部パス電極と、前記 しない第1の上部バス電極、および前記電子放出部を囲 前記上部電極の給電線となるが前記電子放出部とは交差 列(または行)方向に設けられ、同一材料で構成された 保護絶縁層と、前記電子放出部を被覆する上部電極と、 ス電極と接触する部分が開口している絶縁体からなるパ て、前記電子放出部、前記上部電優が前記第2の上部バ 少なくとも一部からなる前記第1の上部バス電極と第2 [請求項3] 行(または列)方向に設けられる複数の下 シベーション談が、前記第1および第2の上部バス電極 前記開口部の段差で切断されていることを特徴とするや および前記パシペーション数の開口部に形成され、かつ 上に形成され、上部電極膜が前記パシペーション膜上、

【討求項4】前記パシペーション既は、Si0、Si0。 リ

はそれらの和層版であることを特徴とする訓求項1乃至 3のいずれか一項に記載の薄膜型電子類。 1,0, ポリイミド等の有機絶縁膜のいずれか一つまた ン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Si<sub>g</sub>N<sub>r</sub> A

子源を有する基板と、蛍光体を熱布した蛍光面を有する **極級で被覆されたパシペーション談と、前記蛍光面のフ** 前記第1の上部バス電極間の問覧部分上の、前記上部電 クス製の板状スペーサであり、前記上部バス電極または **真空に封じられていることを特徴とする表示装置。** 基板が、スペーサと、枠部材を介して、貼り合わされ、 ラックマトリクスの間に配照されていることを特徴とす 【幇求項 5】 幇求項 1 乃至 4 のいずれか記載の詩牒塑電 【請求項6】前記スペーサは、ガラス製またはセラミッ

【発明の詳細な説明】

る請求項5記載の表示装置。

る薄膜型電子源、およびこれを用いた表示装置に関す 層、上部電極の3層構造を有し、其空中に電子を放出す 【発明の属する技術分野】本発明は、下部電極、絶縁

[0002]

子を放出させるものである。例えば金属一絶縁体一金属 の間に電圧を印加して、上部電極の表面から其空中に電 ついては例えば特別平7-65710号に述べられている。静 原または半導体電極を積層したもの等がある。MIM型に 緑体―半導体電極を利層したMIS(Mctal-Insulator-Sem を積層したNIM (Metal-Insulator-Metal) 型、金属一約 黎府-下部市横の3層部既構造の、上部市横-下部市極 ミ準位近傍の電子はトンネル現象により障壁を透過し、 電界を1~10MV/cm程度にすると、下部電優Ⅱ中のフェル 部街横11との間に駆動電圧Vdを印加して、絶縁層12内の **談型電子版の動作原理を図2に示した。上部電優13と下** 部電板13の仕事因数も以上のエネルギーを有するもの 絶縁層12、上部范極13の伝導帯へ注入されホットエレク iconductor)型や、金属―絶隷体と半導体の积層製ー金 【従来の技術】静戡型電子源とは、例えば上部電極一絶 トロンとなる。これらのホットエレクトロンのうち、上 は、真空20中に放出される。

で、表示装匠の電子源に用いることができる。 と、任意の場所から電子模を発生させることができるの 複数本の下部電極11を直交させてマトリクスを形成する [0003] この静妙電子源は複数本の上部電揚13と、

Insulator-Metal)構造などから電子放出が観測されて [0004] これまで、Au-Al<sub>2</sub>O<sub>3</sub>-Al 構造のMIM(Mctal-

過させて真弦中に放出させる。したがって上部電極13の 图12で加速したホットエレクトロンを、上部電極13を透 **獣口はホットエレクトロンの散乱を少なくするために数** [発明が解決しようとする課題] 莎瓞型電子版は、絶録

特開2001-101965

m程度と非常に薄くする。

部電極13の表面がレジストで汚染され、電子放出効率が 子顔では、ホト工程により上部電極13を加工する際、上 乱され電子放出効率が低下してしまう。従来の莎瓞型電 表面が有機物等で汚染されるとホットエレクトロンが散 ためには、アッシングによるクリーニング工程が必要で 約1桁低下していた。そのため、電子放出効率の回復の あった。この工程は、薄膜型電子源の絶縁图12にチャー 必要であり、製造時の歩留まりが低下しやすい。 ジアップ等によるダメージを与えないよう細心の注意が [0006] このような静膜型電子源は、上部電極13の

の表示パネルには、大気圧を支持するためスペーサを立 表示パネルを作成するが、対角5インチ程度以上の大型 ガラス接合により貼り合わせ、真空に封じることにより 板と蛍光体を塗布した面板を、枠部材を介してフリット に使用する場合、初膜型電子源マトリクスを形成した基 ス電優(または上部電優13)の間の間歇に立てるため、 てる必要がある。通常スペーサは静敗型電子源へのダメ 造歩留りが低下しやすい。 合、薄膜型電子源がダメージを受ける可能性があり、製 特密な位置制御が必要である。位置制御が不十分な場 ージを与えないように下部電優11の間、あるいは上部パ [0007]また、砂膜型電子源マトリクスを表示装置

の形成法は通常、陽極酸化法や熱酸化法など、極蒔の絶 るため、絶縁層12の腹厚が10nm程度と薄い。 絶縁層12 合などは、絶録图12に欠陥が生じてしまう。特に、単純 用いるが、異物の混入や下部電優口の膜に欠陥がある場 緑圏12を大面積で均一な膜厚、膜質で作成できる方法を を数10万~数100万個 形成しなければならず、無欠陥の 可能である。 表示装置に用いる場合、模薄の絶縁图12 じてしまう。このような場合、表示装置等への使用は不 なくなったり、電子放出品が低下したりして線欠陥が生 十分な駆動電圧Vdが印加されなくなるため電子放出でき 11、上部電極13の配線上の他の正常な聴販型電子源も、 マトリクス駆動する場合は、欠陥部が存在する下部電極 [0008]また、砂膜型電子源はトンネル現象を用い 市政型電子源マトリクスを形成することは困難である。 にとどめ級欠陥を生じさせないようにする必要がある。 したがて蒋睒型電子源に欠陥が生じた場合でも、点欠陥 に上部電極膜を加工できる薄膜型電子源を提供し、アッ 装置を提供することにある。 **膜型電子顔を提供し、高輝度で製造歩留まりの高い表示** シング工程を不要にすることで、電子放出効率の高い時 【0009】本発明の第一の目的は、ホトエ程を用いず

の目立たない高画質の表示装置を提供することにある。 るとともに、スペーサの配置場所を最適化してスペーサ 位置制御を容易にし、表示装置の製造歩留りを向上させ 立ててもダメージを受け舞い薄駄型電子派を提供して、 [0010] また、本発明の第二の目的は、スペーサを 【0011】さらに、本発明の第三の目的は、線欠陥の

> 製造歩留りを向上することにある。 生じない砂膜型電子源マトリクスを提供し、表示装置の

## [0012]

極と、前記下部范極上に形成される電子放出部の絶験圏 目的は、行(または列)方向に設けられる複数の下部電 なる上部バス電極を有する蒋駿型電子源であって、前記 絶縁層と、前記電子放出部を被覆する上部電極と、列 と、前記電子放出部を制限する前記絶縁層より厚い保護 する部分が阴口した絶験体からなるパシペーション膜 電子放出部と、前記上部電板が前記上部バス電板と接触 ることにより実現される。 口部に形成され、かつ前記開口部の段差で切断されてい **バツスーツョン以上、および前記パツスーツョン版の開** が、前記上部バス電極上に形成され、上部電極膜が前記 (または行) 方向に設けられ、前記上部危極の給電線と 【課題を解決するための手段】上記第一、および第二の

ば、下部電極II上に厚さ約10 nmの絶縁图12が形成され

電子放出部を被覆する上部電極と、列(または行)方向 出部を制限する前記絶縁層より厚い保護絶縁層と、前記 電極上に形成される電子放出部の絶縁層と、前記電子放 たは列)方向に設けられる複数の下部電板と、前記下部 電子放出部を囲み前記上部電板に給電する第2の上部パ 部、前記上部電極が前記第2の上部パス電極と接触する ス電極を有する薄膜型電子源であって、前記電子放出 放出部とは交差しない第1の上部バス電極、および前記 に設けられた、前記上部電極の給電線となるが前記電子 口部に形成され、かつ前記開口部の段差で切断されてお び第2の上部バス電極上に形成され、上部電極膜が前記 いる絶縁体からなるパシベーション膜が、前記第1およ の上部バス危極の一部の両方が露出する部分が阻口して 部分、および前記第1の上部バス電極の一部と前記第2 [0013]また、上記第一乃至第三の目的は、行(ま された前記上部電極膜で接続されていることより実現さ り、前記第1、第2の上部パス電極が前記開口部で切断 **バツスーツョン以上、および前記パツスーツョン版の間** 

第2の上部バス電極の構成材料の少なくとも一部からな 極と第2の上部バス電極を、前記第1の上部バス電極、 2の上部バス電極の接続の代わりに、第1の上部バス電 る接続体で接続することによっても実現できる。 【0014】また、前記上部電極膜による前記第1、第

### [0015]

成膜後はホトエ程、エッチング工程により図3に示すよ ば、スパッタリング法を用いる。 膜厚は300 nmとした。 原子母%ドープレたAl-Nd合金を用いた。成談には例え 極材料としてはAIやAI合金を用いる。ここでは、Ndを2 性の基板10上に下部電極用の金属膜を成膜する。下部電 例1を図3~12を用いて説明する。まずガラス等の絶縁 上記第一、および第二の目的を実現する、本発明の実施 【発明の実施の形態】実施例1 うなストライプ形状の下部電優川を形成する。エッチン

> 分を選択的に厚く陽極酸化し、保護絶縁層14とする。化 出部となる部分をレジスト肢19でマスクし、その他の部 を図4、5を用いて説明する。まず下部電極11上の電子放 エッチングを用いる。 形成される。つぎにレジスト欧19を除去し残りの下部電 成電圧を100Vとすれば、厚さ約136 nmの保護絶縁層14が 極11の表面を陽極酸化する。例えば化成電圧を6Vとすれ [0016]次に、保護絶縁層14、絶縁層12の形成方法

**グは例えば燐酸、酢酸、硝酸の混合水溶液でのウェット** 

線となる上部バス電極膜をスパッタリング法で成膜す は給電を十分にすること、および後で形成するパシベー る上部電極13が上部バス電極下層15の段差で断線しない 用いた。またその岐阜は、バス電極下層15は後で形成す してWを、上部パス電極上層16の材料としてAl-Nd合金を る。ここでは積層膜を用い上部バス電機下層15の材料と ション岐のエッチングの際のストッパ一岐とするため、 ように数nm~数10nm程度と薄くし、上部パス電極上層16 数100nm程度と厚く成膜する。 [0017] 次に図6に示すように上部電極13への給電

は、上部バス電極上層16のAl-Nd合金と上部バス電極下 は直交する方向にストライプ状に加工する。エッチング チング工程により上部バス電極の積層膜を下部電極口と ば、 AI-Nd合金については燐酸、酢酸、硝酸の混合水路 图15の▼を連続してエッチングする。エッチングは例え エットエッチングを用いればよい。 被中、FRはアンモニアと過酸化水素の混合水溶液中のウ [0018] 続いて、図7に示すようにホト工程、エッ

ス類、Si,N, Al<sub>2</sub>O, ポリイミドなどが利用できる。 膜17となる絶縁膜を成膜する。パシベーション膜17は例 学気相成長膜、箔布法などを用いることができる。例え また成験法としてはスパッタリング以、真空蒸着膜、化 SiO、SiO<sub>2</sub>、リン珪酸ガラス、ホウ珪酸ガラス等のガラ いれているものを利用できる。すなわち、材料としては えば半導体素子等でパシベーション膜として一般的に用 [0019] 次に、図8に示すように、パシペーション や化学気相成長法、 SiOの成版には真空蒸着法、リン珪 はSiO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>、Si<sub>3</sub>N,などの成版にはスパッタリング法 回転螸布法などを用いることができる。本実施例ではス 酸ガラス、ホウ珪酸ガラス等のガラス類やポリイミドは 型電子線の保護が目的であるので例えば0.3~1mm程度と パッタ法により成膜したSi,N,膜を用いた。 膜厚は薄膜

チング工程により、パシベーション欧川に電子放出部 触する電子放出部周囲を含む領域を開口する。この加I と、後で形成する上部電極13が上部バス電極下層15と接 よい。 CF,などのフッ化物系エッチングガスを用いたド は例えばCF,を用いたドライエッチング法等を用いれば 【0020】続いて、図9に示すようにホト工程、エッ

> ョン膜17のみを加工することが可能である。引き続いて ので、上部電極上層16をストッパー膜としてパシベーシ 電極上層16のA1合金に対し高い選択比でエッチングする ライエッチング法はパシベーション版17の約禄体を上部 燐酸、酢酸、硝酸の混合水溶液中でウェットエッチング 図10に示すように、電子放出部の上部バス電優上層16を 内側に後退し、底状のパシペーション膜17が形成され ため、パシペーション股に対し、上部パス電極上層16が バス電極上層16のみ高い選択比でエッチングする。その 15のWはほとんどエッチングしない。したがって、上部 パシペーション膜17の用いる絶縁体、上部パス電極下層 する。このエッチャントはAI合金をエッチングするが、

し、電子放出部を開口する。この際、上部バス電標下層 より電子放出部側に延在するように加工することで、後 15のWが上部パス電極上層16およびパシベーション以17 る構造となる。したがって、上部電板13加工川のホトエ に延在する上部バス電板下層15の¶と接触し、給電され 電板上層16およびパシペーション以口より電子放出部側 切断され、各電子源毎に分離されるとともに、上部パス い上部市横13は、パシペーション版17の周日部の段差で 極談を成談した後の詩談型電子派を示す。成談された詩 以早は数nmである。ここでは3nmとした。図1に上部作 上部電極13としては例えばIr、Pl , Auの税府版を用い で形成する上部電極13と接触をとることができる。 ング工程により上部バス電極下層15の\*\*をエッチング 【0021】次に、図11に示すようにホト工程、エッチ [0022] 最後に上部電極膜のスパック成膜を行う。

第13以外の構成部が厚いパッペーション胶17により製費 程が不更となり、レジストによる汚染がなくなる。 成されるため、メカニカルなダメージは受け強くなる。 電子放出部が厚いパシベーション扱口の周口部の底に形 されており、メカニカルなダメージに強くなる。また、 ダメージを受け難い静膜型電子顕が得られる。 したがって、表示装置作製の際にスペーサ等を立てても [0023] また、本実施例の薄膜型電子源は、上部電

# [0024] 实施例2

5、上部バス電極上層16の制層膜を成膜する。 に形成し、さらに上部バス電極用の上部バス電極下層1 同じ工程で、下部電極11、保護絶縁層14、絶縁層12を順 図12~17を用いて説明する。まず実施例1の図3~6と の緑欠陥発生を防止できる本発明の実施例2を図3~6、 実施例1の効果に加え、さらに蕁膜型電子瓶マトリクス

チング工程により上部バス電極用の積層版を、下部電極 る。エッチングは、上部パス電優上層16のA1-Nd合金と 極21とは接しない第2の上部バス電極22の形状に加工す ス電極21、および電子放出部を被覆し第1の上部バス電 口とは直交し、電子放出部とは交差しない第1の上部パ 上部バス范極下層15の¶を近続してエッチングする。エ [0025] 続いて、図12に示すようにホトエ程、エッ

ッチングは例えば、 A1-Nd合金については燐酸、酢酸、砂酸の混合水溶液中、駅はアンモニアと過酸化水素の混合水溶液中のウェットエッチングを用いればよい。 合水溶液中のウェットエッチングを用いればよい。 (0026)次に、図13に示しようにバシペーション製(0027)続いて、図14に示すようにホトエ程、エッ(0027)続いて、図14に示すようにホトエ程、エッチング工程により、バシペーション製17に電子放出部、よング工程により、バシペーション製17に電子放出部、とび後で形成する上部電極13が第2の上部バス電極22と接触する電子放出部周囲、および第1の上部バス電極21の一部と第2の上部バス電極22の一部の再方が発出する部分を回口する。加工は実施例1と同様の手法を用いる部分を回口する。加工は実施例1と同様の手法を用い

10028] 引き続いて図15に示すように電子放出部、10028] 引き続いて図15に示すように電子放出部パス億 [8220一部の両方が協出する部分の上部パス億 [4200一部の両方が協出する部分の上部パス億 [4200一部の両方が協出する部分の上部パス億 [4200一部の両方が協出する部分の上部パスで [4200円 [4200円] [420

(10 2 9] 次に、図16に示すようにホト工程、エッチ [00 2 9] 次に、図16に示すようにホト工程、エッチ (00 2 9] 次に、図16に示すようにホト工程、エッチ メク工程により電子放出部の上部バス電極下图15の歌、上部バス電極下図15の歌が上部バス電極上图16およびバンベーション談17より電子放出部館に延在するように加工することで、後で形成する上部電極13と第2の上部バス電極にで、後で形成する上部電極13と第2の上部バス電極第10一部と第2の上部バス電極210一部の両部バス電極210一部と第2の上部バス電極210一部と第2の上部バス電極210一部と第2の上部バス電極210一部と第2の上部バス電極210一部と第20上部バス電極210一部と第20上部バス電極210一部と第20上部バス電極下層15の歌がエッチングされないようにする。

既厚は数mmである。ここでは3mmとした。図17に上部電 極談を成践した後の蒋睒型電子源の斯面図を示す。 成睒 放出部側に延在する上部パス電極下图15のWと接触し、 の段差で切断され、各電子源毎に分離されるとともに、 された違い上部危険13は、パシベーション吸17の周口部 上部電板13としては例えばIr、Pt , Auの積層膜を用い ス電域22の一部の両方が原出する部分にもパシペーショ る。また、第1の上部バス電機21の一部と第2の上部バ のホト工程が不要となり、レジストによる汚染がなくな 給電される構造となる。したがって、上部電機13加工用 上部パス電板上層16およびパシペーション膜17より電子 [0030] 最後に上部電極膜のスパック成膜を行う。 ーダーと薄いので、図17に示すように囲口部の寸法を飼 ス電極22を電気的に接続する。上部電極13の胰草はnmオ れる。この談は、第1の上部バス電優21と第2の上部バ 御することで接続部の抵抗値をκΩ程度に制御すること ン膜17の開口部の段差で切断された上部電極膜が形成さ

ができる。すなわち、回路的に、各電子讀が荷越抵抗23を介し第1の上部バス電機21と接続される。

**娘くなる。したがって、スペーサ等を立ててもダメージ** る。また、電子放出部も厚いパシペーション膜11の開口 により被찍されており、メカニカルなダメージに強くな 様に上部電極13以外の構成部が厚いパシペーション膜17 部の底に形成されるため、メカニカルなダメージは受け 給電線となる上部ストライプバス電極21から特膜抵抗23 【0031】本実施例の苻戡型電子顧は、実施例1と同 陥は大電流が流れるため、やがて薄い上部電板13からな **続ける事ができ、森久陥が発生しにくい。また、短絡欠** 印加されるため、他の蒋戡型電子源に正常な電圧を掛け 頭が短絡し欠陥となった場合でも、薄膜抵抗23に電圧が を介して電気的に接続される。したがって、薄膜型電子 を受け舞い蒋睒型電子源が得られる。さらに各電子源が る椋腹抵抗23が焼損し、欠陥部を完全に切り離すことが できる。したがって、線欠陥は完全に生じなくなる。 部バス電極22の構成部の一部からなる薄膜抵抗、例えば 抵抗として用いたが、第1の上部バス電極21、第2の上 工程を行うことにより、図18のように加工する。上部パ 極下層15はエッチングせず、別途ホト工程、エッチング もよい。その場合は図12のエッチングの際、上部バス電 上部バス電極下層15のN版を残して導膜抵抗を加工して 【0032】なお、本実施例は上部電極膜の一部を持膜 から数10mm程度と薄く形成するので、寸法を飼御するこ ス電極下層15は上部電極13を設切れさせないため、数nm とで接続部の抵抗値をkΩ程度に制御することができ

[0033] 実施例3

本発明を用いた表示技配の実施例3を図19~24を用いて本発明の第と用いた場 説明する。本発明の実施例1の海膜型電子廠を用いた場 記 アッシング工程が不更で、電子放出効率が高いの 合、アッシング工程が不更で、電子放出効率が高いの 合、アッシング工程が不更で、電子放出効率が高いの 合、アッシング工程が不要で、電子放出効率が高いの で、スペーサを立ててもダメージを受け難い複膜型電子廠をな で、スペーサを立ててもダメージを受け難い複数型電子廠を企びで、スペーサの位配制資が容易で、製造歩留りの高い表示装置を提供できる。また、スペーサの配型場所を設適化しやす に本第明の第二の実施例の薄膜型電子廠を用いた場合、こ本第明の第二の実施例の薄膜型電子廠を用いた場合、に本第明の第二の実施例の薄膜型電子廠を用いた場合、に本第明の第二の実施例の薄膜型電子廠を用いた場合、に本第明の第二の実施例の薄膜型電子廠を用いた場合、たま発明の第二の実施例の薄膜型電子廠を用いた場合、と電子廠が薄膜抵抗を有することで線欠船の生じない薄膜型電子廠マトリクスを実現し、製造歩留りが高い表示装置を発展できる。

[0034] ここでは、実施例1の将規型電子廠を用いた場合を中心に説明する。実施例2の符膜型電子領を用た場合を中心に説明する。実施例2の符膜型電子領を用いた場合も表示装置の製造方法は同様である。

[0035] まず実施例1の手柱にしたがって基板10上に液膜型電子額マトリケスを作成する。説明のため、図19には(3×3)ドットの微膜型電子額マトリケスの平面19には(3×3)ドットの微膜型電子額マトリケスの平面図、断面図を示した。但し、実際は表示ドット数に対応区、た数の薄膜型電子額マトリケスを形成する。また、本した数の薄膜型電子額マトリケスを形成する。また、本

発明の薄膜型電子源基板では、上部電優跳が、パシベーション跳17上も被理するが、本実施例の平面図では説明ション跳17上も被理するが、本実施例の平面図では説明のため上部電極13として機能している部分のみ表示している。また、本実施例では上部バス電板下図15、上部バス電板上図16の和図构造を上部バス電板18としてまとめ

[0036] 実施例1および2では説明しなかったが、砂膜型電子類マトリケスを表示装置に使用する場合、下砂膜型電子類マトリケスを表示装置に使用する場合、下部電板に、上部バス電極18の電機類部は回路接続のために電磁面を経出しておかなければならない。そのためには、パシペーション脱引、上部電極18の成股の際は、電機調部をマスクするようにする。パシペーション脱の同口部を開布法で成関する場合は、パシペーション脱の同口部を開布法で成関する場合は、パシペーション脱の同口部を開けるエッチングの際、電機場子出しを行っておっている。

(0037) 表示劇基板の作成は以下のように行う (図 [0037] 表示劇基板の作成は以下のように行う (図 20)。 面板110には透光性のガラスなどを用いる。まず、表示装配のコントラストを上げる目的でプラックマ ドリクス120を形成する。プラックマトリクス120を形成する。プラックマトリクス120を形成したい部分以外に繋がねを照射して感光 クス120を形成したい部分以外に繋がねを照射して感光 クス120を形成したい部分以外に繋がねを照射して感光 たせた後、未感光部分を除去し、そこに現象的表を務め した複減を整布し、PVAをリフトオフすることにより形

[0038] 次に赤色蛍光体111を形成する。蛍光体粒子にPVA(ボリビニルアルコール)と近クロム数アンモニウムとを混合した水烙板を面板110上に整布した後、二分とを混合した水烙板を面板110上に整布した後、未感光部分を洗水で除去する。このようにして赤色後、未感光部分を洗水で除去する。このようにして赤色蛍光体111をバターン化する。バターンは図20に示した針うなストライプ状にバターン化する。同様にして、緑色近光体111を中色蛍光体113を形成する。蛍光体としては、例えば赤色にYAS:Eu(P22-B)、緑色にZaS:Cu, AI(P2-c), 存色にZaS:Cu, AI(P2-c), 存とLaS:Cu, AI(P2-c), 存してAI(P2-c), 存色にZaS:Cu, AI(P2-c), AI(P2-c), 存してAI(P2-c), 存色にZaS:Cu, AI(P2-c), 存在AI(P2-c), 存在AI(P2-c), AI(P2-c), AI(P2

若してメタルバック114とする。このメタルバック114が ルミングした後、面板110全体にA1を、脱り75 nm程皮蒸 皮に加熱してフィルミング版やPVAなどの有機物を加熱 加速電板として働く。その後、面板110を大気中400℃程 ス115を用いて封着する。図21に貼り合わせた表示パネ 10とをスペーサ30を介し、周囲の枠116をフリットガラ 分解する。このようにして、表示側基板が完成する。 [0039] 次いで、ニトロセルロースなどの駁でフィ す。面板110-基板10間の距離は1~3㎜程度になるよう ルの図19、20のA-A断面、 B-B斯面に相当する部分を示 の数で被扱されているパシペーション数17上に立てる。 にスペーサ30の高さを設定する。スペーサは上部電極に [0040] このようにして製作した表示側基板と基板 ス製を上部バス電極18間に配置する。この場合、スペー スペーサ30は、例えば板状のガラス製またはセラミック サが表示基板側のブラックマトリクス120の下に配置さ

れるため、スペーサ30が発光を阻むしない。したがって、スペーサ30の存在による両質の劣化が生じにくい。て、スペーサ30の存在による両質の劣化が生じにくい。で、大く一サ30の存在で減った。、場底を化成からなる気絶検サ30の形状、配置の場合、場底を化成からなる気絶検サ30の形状、配置の場合、場底を化成からなる気絶検サ30の形状、心臓のではパンペーション一ジが生じやすかったが、水火脆のではパンペーションしが生じやすかったが、水火脆のではパンペーションし、以17で核裂されているため、スペーサ30を立てることに

よるダメージは生じにくい。
[0041] ここでは、説明のため、R (赤)、G [0041] ここでは、説明のため、R (赤)、G (森)、B (背) に発光するドット年、すなわち上部/7 大街裏18の間に全てスペーサ30を立てているが、実際は大街裏18の間に全てスペーサ30の枚数 (密度) を 機械造度が耐える範囲で、スペーサ30の枚数 (密度) を 減らし、大体1cmおきに立てればよい。

(0042)また、本収施例では述べなかったが、文柱(0042)また、本収施例では述べなかったが、文柱(のスペーサを使用する場合でも岁く、一ジを受け難いという本発明の効果は当然得られる。 (0043) 封治したパネルは、10-forr程度の其空に (如の43) 封治したパネルは、10-forr程度の其空に (対のして、封じきる。封じ後、ゲッターを活住化し、パネル内の其空を維持する。例えば、18を主成分とするゲッター材の場合、高四波誘導加熱等によりゲッター版成できる。また、17を主成分とする非素発型ゲッター形成できる。また、17を主成分とする非素発型ゲッター形成できる。また、17を主成分とする非素発型ゲッターを用いてもよい。このようにして、複数電子廠を用いた

表示パネルが完成する。
[0044] このように本実施例では、面板110と基板100の距離は1~3mm程度と長いので、メタルパック114に印加する加速電圧を3~6KVと高電圧に出来る。したがって、上述のように、蛍光体には陰痿殺管(CRT)用がって、上述のように、蛍光体には陰痿殺管(CRT)用

の蛍光体を使用できる。
[0045] 図22はこのようにして製作した表示技匠パ [0045] 図22はこのようにして製作した表示技匠パネルの原動回路への結構図である。下部電帳11は下部電景助画路40へ結構で、1部目の下部電帳11 Kmと、11部目回路50に結模する。11部目の下部電帳11 Kmと、11部目の上部パス電機18 Cnの交点を (m, n) で表すことにすの上部パス電機18 Cnの交点を (m, n) で表すことにする。メタルパック114には3~6KV程度の加速電圧60を常

[0046] 図23は、各駅動画路の発生電圧の被形の一層を示す。時刻にではいずれの電優も電圧ゼロであるので電子は放出されず、したがって、蛍光体は発光しない。時刻ににさいて、下部電優日 ににはーV1なる電圧を、上部バス電優18 CL、Cには+V2なる電圧を同期する。交点(1,1)、(1,2)の下部電優日-上部電優11回には(V1+V2)なる電圧が印加されるので、(V1+V2)を電子放出開始電圧以上に設定しておけば、この2つの交点の得級型電子減からは電子が其空中に放出される。放出された電子はメタルバック114に用加される電圧を印加される。成出された電子はメタルバック114に用加される。成出された電子はメタルバック114に用加される。成出された電子はメタルバック114に用加された加速電圧60により加速された後、低光体に入射し、発光させる。時刻に25おいて、下部電極日の2つな位圧を 5電圧を印加し、上部バス電機180円にV2なる電圧を印加すると、同様に交点(2,1)が点灯する。このよう印力すると、同様に交点(2,1)が点灯する。このようにして、上部バス電機18に印加する信号を変えることに

より所鉛の画像または情報を表示することが出来る。ま 3'を印加することにより行った。 加した後、全下部電極IIにV3、全上部バス電極I8に-V **寛圧の印加は、ここでは下部電優口の全でに一VIを印** る。 絶縁图12中に密報される電荷を開放するための反転 えることにより、陪詞のある画像を表示することが出来 た,上部バス電優18への印加電圧V1の大きさを適宜変

電子源に付加されている薄膜抵抗23より低抵抗にしてお 場合は、特に上部電極駆動回路50の出力抵抗を各薄膜型 高い表示装置を提供できる。 加され、線欠陥が生じない。 したがって、製造歩留りが が印加されるため、他の正常な薄膜型電子源に電圧が印 源が欠陥発生により短絡した場合でも薄膜抵抗23に電圧 く。図24にその等価回路を示す。この場合、薄膜型電子 [0047] 本発明の実施例2の樟膜型電子額を用いた

### [0048]

立ててもダメージを受け難い薄膜型電子源なので、スペ 低消費電力の表示装置を提供できる。また、スペーサを で、電子放出効率が高い薄膜型電子源を用いた高輝度 できる。さらにスペーサの配置を最適化することで、ス 一サの配置が容易で、製造歩留りの高い表示装置を提供 子原に付加されている苺製紙抗より低抵抗にしておくこ クスを用い、上部電極駆動回路の出力抵抗を各薄膜型電 た、各電子源に薄膜抵抗を付加した薄膜型電子源マトリ ペーサが目立たず画質の高い表示装置を提供できる。ま 【発明の効果】本発明によれば、アッシング工程が不要 が高い表示装置を提供できる。 とで、緑欠陥が生じにくくなるため、さらに製造歩留り

## 【図面の簡単な説明】

【図2】 莎戡型電子源の動作原理を示す図である。 【図1】本発明の詩版型電子源の構造を示す図である。 【図6】本発明の静版型電子源の製法を示す図である。 【図5】本発明の薄膜型電子源の製法を示す図である。 【図4】本発明の薄版型電子源の製法を示す図である。 【図3】 本発明の薄膜型電子顔の製法を示す図である。 【図10】本発明の薄膜型電子源の製法を示す図であ 【図7】本発明の薄膜型電子源の製法を示す図である。 【図9】本発明の静談型電子版の製法を示す図である。 【図8】本発明の符牍型電子源の製法を示す図である。

> 【図12】本発明の薄膜型電子源の製法を示す図であ 【図11】本発明の薄膜型電子源の製法を示す図であ

ů 【図13】本発明の溶脱型電子源の製法を示す図であ

【図14】本発明の荷膜型電子源の製法を示す図であ 【図15】本発明の薄膜型電子源の製法を示す図であ

【図16】本発明の薄膜型電子源の製法を示す図であ

【図17】本発明の苺枞型電子源の製法を示す図であ

【図18】本発明の磚戲型電子羆の製法を示す図であ

【図19】本発明の薄膜型電子源を用いた表示装置の製


法を示す図である。 法を示す図である。 【図20】本発明の荷戡型電子源を用いた表示装置の製 【図21】本発明の蒋戡型電子派を用いた表示装置の製


線を示した図である。 法を示す図である。 【図23】本発明の表示装置での駆動電圧被形を示した 【図22】本発明を用いた表示装置での駆動回路への結


図である。 の祭価回路図である。 【図24】本発明の薄膜抵抗を付した薄膜型電子順基板

【符号の説明】

電極駆動回路、60・・・加速電圧、110・・・面板、111 ト膜、20・・・真空、21・・・第1の上部バス電極、22 ベーション膜、18・・・上部バス電魔、19・・・レジス ス電極下層、16・・・上部バス電極上層、17・・・パシ ・・・上部電極,14・・・保護絶縁層,15・・・上部パ 10・・・基板、11・・・下部電極、12・・・絶縁層、13 ・スペーサ,40・・・下部危極駆動回路,50・・・上部 ・・・第2の上部バス電極、23・・・荷岐抵抗、30・・ 色蛍光体、114・・・メタルパック、115・・・フリット ・・・赤色蛍光体、112・・・緑色蛍光体、113・・・冑 ガラス、116・・・枠。







式会社日立製作所日立研究所内 (72)発明者 石板 乾利

茨城県日立市大みか町七丁目1番1号 株

Fターム(参考) 5C031 DD17 5C032 CC10

3 **=** ĸ

೭

2

5

聖

東京都国分寺市東恋ケ组一丁目280番地 株式会社日立製作所中央研究所内


5C094 AA10 AA22 AA42 AA43 BA32

FA01 FA02 FB02 FB15 GB10 BA34 CA19 DA12 DA13 EC03 5C036 EE01 EE14 EE19 EF01 EF06

EF09 EG02 EG12

(72)発明者 佐川 雅一

フロントページの続き



Ê

特開2001-101965